当地时候2026年2月26日，好意思国芯片大厂博通公司晓示，已驱动向富士通请托业界首款基于其3.5D超大尺寸系统级封装（XDSiP）平台打造的2纳米定制筹算SoC。3.5D XDSiP是一个练习的模块化多维堆叠芯片平台，它蛊惑了2.5D技巧和选拔面临面（F2F）技巧的3D集成电路集成。

{jz:field.toptypename/}

3.5D XDSiP 是下一代 XPU 的基础。借助 3.5D XDSiP，浪费级 AI 客户梗概请托开头进的 XPU，其信号密度无与伦比，能效罕见，延长极低，足以餍足千兆瓦级 AI 集群的海量筹算需求。博通的 XDSiP 平台支援筹算、内存和网罗 I/O 在紧凑的外形尺寸内孤苦扩展，从而达成大界限的高效低功耗筹算。

据了解，富士通行将推出的一款面向数据中心的经管器Monaka，恰是选拔了基于台积电的CoWoS-L封装技巧的博通3.5D XDSiP技巧平台，其领有4个筹算模块，澳门娱乐app每个模块领有36个基于Armv9辅导集的CPU中枢，共144个CPU内核，均基于台积电2nm制程，并使用夹杂铜键合 （HCB） 以面临面 （F2F） 阵势堆叠在 SRAM tiles 上（本色上是弘大的缓存）。SRAM tiles是基于台积电的5nm工艺制造的。筹算谦和存堆栈伴跟着一个相对弘大的 I/O 芯片，该芯片集成了内存为止器、顶部带有 CXL 3.0 的 PCIe 6.0 通谈以蛊惑加快器和扩展器，以及东谈主们生机从数据中心级 CPU 赢得的其他接口。

博通ASIC产物部高档副总裁兼总司理Frank Ostojic默示：“咱们很骄气能为富士通提供首款3.5D定制筹算SoC，这解释了博通团队的出色彭胀和翻新。自2024年推出咱们的3.5D XDSiP平台技巧以来，博通扩大了其3.5D平台功能，以支援咱们将于2026年下半年发货的更无为客户群的XPU。这些发展凸显了博通在提供高复杂性XPU方面无与伦比的技巧跨越地位，以达成东谈主工智能的变革性打破。”

富士通高档副总裁兼高档技巧建树部崇拜东谈主Naoki Shinjo默示：“博通3.5D XDSiP技巧的推出秀丽着先进半导体集成的一个变革性里程碑。通过将2nm工艺翻新与面临面3D集成相蛊惑，它开释了下一代东谈主工智能和高性能筹算所必需的前所未有的筹算密度和能效。这一打破是富士通富士通推出顶端、高性能和低功耗经管器的要害鼓吹成分。咱们高度兴趣与博通的计谋相助伙伴干系，肯定这项技巧将有助于鼓吹一个更具可扩展性和可捏续性的东谈主工智能驱动社会。”

• 澳门娱乐平台
• 铜像
• 请托
• 富士通
• 3.5D